Simone
K10也就是通常俗称的K8L，是AMD现有K8架构产品的继任者(没有K9)，在架构上有所进步。
首先，K10将引入共享三级缓存，同时每个核心拥有自己的一级缓存和二级缓存。如果处理器请求的数据存在于一级缓存中，则直接载入；如果在任何一个二级缓存中，则直接或者通过交叉开关载入一级缓存，并将二级缓存中的原数据标记为无效，这也是AMD的独特设计。
K10的整合内存控制器(IMC)将有一些新特性，其将可以通过64-bit通道访问内存，使用ECC错误校验的话则是72-bit，这样可以令读取和写入数据同步进行，提高多核CPU在无序访问中的效率。
而在CPU的超频性能方面，K10将采用分离式能耗设计IMC也可以根据各个处理器核心独立自定频率和电压，这将令到玩家在超频时可以忽略内存的频率。而在多核心CPU的通信设计方面，K10依然采用内部的交叉开关，全部在处理器之内完成，效率更高。
扩展资料
AMD 于2001年10月推出了K8架构。尽管K8和K7采用了一样数目的浮点调度程序窗口(scheduling window )，但是整数单元从K7的18个扩充到了24个，此外，AMD 将K7中的分支预测单元做了改进。
global history counter buffer(用于记录CPU 在某段时间内对数据的访问，称之为全历史计数缓冲器)比起Athlon来足足大了4倍，并在分支测错前流水线中可以容纳更多指令数，AMD 在整数调度程序上的改进让K8的管线深度比Athlon多出2级。
增加两级线管深度的目的在于提升K8的核心频率。在K8中，AMD 增加了后备式转换缓冲，这是为了应对Opteron在服务器应用中的超大内存需求。
